Ingeniero DFT CH, Reino Unido

Los desafíos son nuestro motor, la innovación nuestra vocación. En Kandou somos un equipo de profesionales apasionados y consumados que dejan una huella en la industria de los semiconductores. Somos un líder innovador en soluciones de enlace chip-chip de alta velocidad y eficiencia energética, fundamentales para la evolución de la industria electrónica, y nos desarrollamos continuamente para satisfacer las demandas no solo de los clientes de hoy, sino también de mañana. Si le encanta ser parte de una expansión de alta tecnología y está motivado por superar sus límites y desafiar el status quo, tenemos una oportunidad para usted.

Estamos buscando activamente un ingeniero DFT ingenioso con sede en Lausana, Suiza o el Reino Unido.

Responsabilidades clave:

• MBIST jerárquico e inserción de escaneo, implementación de BSD

• Generación de patrones ATPG, análisis de cobertura, convergencia a métricas de alta cobertura.

• Simulaciones de patrones con sincronización

• Definir restricciones de tiempo del modo de prueba, analizar los informes de tiempo y converger el tiempo.

• Desarrollar patrones funcionales precisos del ciclo utilizando la metodología IJTAG.

• Trabajar estrechamente con los equipos de ingeniería de producción y pruebas para depurar y activar dispositivos en la prueba y prueba final.

• Depuración de problemas de silicio

Habilidades:

• Excelentes habilidades de comunicación y gran capacidad para trabajar en equipo con una actitud positiva.

• Excelentes habilidades de depuración

• Buenas habilidades de programación para desarrollar la automatización.

Calificaciones:

• Más de 5 años de experiencia en DFT, incluida implementación, desarrollo de patrones de prueba y simulación

• Experiencia comprobada contribuyendo a la solución DFT para diseños complejos.

• Experiencia trabajando con metodologías IJTAG.

• Experiencia con inserción jerárquica de MBIST, inserción de escaneo jerárquico y metodologías de compresión de escaneo

• Experiencia en generación de patrones ATPG para diferentes tipos de modelos de fallas, análisis de cobertura de fallas y convergencia a métricas de alta cobertura.

• Buenas capacidades de depuración en la simulación de patrones con sincronización

• Experiencia con herramientas EDA estándar de la industria para DFT, temporización y simulación.

• Conocimiento del sistema Verilog

Educación:

• Licenciatura en Ingeniería Electrónica e Ingeniería Eléctrica, Ingeniería Informática (equivalente o superior)

Encuentre más trabajos de habla inglesa en Suiza en Arbeitnow

Fuente: Arbeitnow (https://www.arbeitnow.ch/jobs/companies/kandou-ai/dft-engineer-ch-uk-saint-sulpice-157981)